

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(54) MOUNTING METHOD OF MULTICHIP PACKAGE:

(11) 58-96756 (A) (43) 8.6.1983 (19) JP


(21) Appl. No. 56-194428 (22) 4.12.1981

(71) TOKYO SHIBAURA DENKI K.K. (72) YOSHITAKA FUKUOKA

(51) Int. Cl. H01L23/32, H01L23/02

PURPOSE: To perform mounting of the multichip packages having favorable efficiency by a method wherein penetrating holes of resin blocks are positioned to penetrating holes of two or more provided at the circumferential part of the respective multichip packages, and metal bars are inserted therein to be supported and to be fixed to a case body.

CONSTITUTION: IC's are supported to be fixed to a substrate 3-1, and are sealed airtightly by a cap 3-2. Input-output terminals 3-3 are soldered with silver solder 3-5 outwardly, and in parallel with the face of the substrate. The penetrating holes 3-4 are provided in the substrate 3-1 at the circumference of the cap 3-2. Penetrating holes 4-1 of the same diameter with the hole 3-4 of the substrate 3-1 are provided in the resin blocks of Teflon, etc., having a little elasticity, and utilizing the holes 4-1 of the blocks 5-5 thereof and the holes 3-4 of the substrate, the rigid body bars 5-6 of metal, etc., are inserted using the blocks 5-5 as the interlayer insulators, and the tips are fixed by screws to the case body 5-7. By this constitution, the multichip packages of a large number can be mounted having favorable efficiency and in high density to the case body having a space in the perpendicular direction.



02700-825000

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑪ 公開特許公報 (A)

昭58-96756

⑫ Int. Cl.

識別記号

庁内整理番号

⑬ 公開 昭和58年(1983)6月8日

H.01.L. 23/32

6240-5F

発明の数 1

23/02

7738-5F

審査請求 未請求

(全 5 頁)

⑭ マルチチップパッケージの実装方法

川崎市幸区小向東芝町1 東京芝

浦電気株式会社総合研究所内

⑮ 特 許 願 昭56-194428

⑯ 出 願 人 東京芝浦電気株式会社

⑰ 出 願 願 昭56(1981)12月4日

川崎市幸区堀川町72番地

⑱ 発 明 者 福岡義孝

⑲ 代 理 人 弁理士 則近憲佑 外1名

明 細 書

発明の名称

① マルチチップパッケージの実装方法

特許請求の範囲

(1) 配線基板上に複数個の電子的機能要素をチップ状態で実装し、当該配線基板の周辺部に電子的機能要素であるチップ部品塔端面に平行に配線基板の外向きに入出力端子を形成し、全体を気密封止べくキャップ等の基体を搭載したマルチチップパッケージの実装方法に於て、前記第1の配線基板の気密封止すべく形成されたキャップ等の基体の周辺部の少なくとも2ヶ所以上に通孔を設け、第2～第Nの配線基板の周辺部にも第1の配線基板と同一箇所に同一サイズの通孔を設け、各の通孔よりも大きな大きさを有し、それ等とは同一サイズの孔を具備してなる高剛性マルチチップパッケージの気密封止用のキャップ等の基体の前記配線基板表面からの高さの多少高め、の多少弾力性を有するブロックを、該ブロックを各々の配線基板間及び配線

基板と基体等の基体との間に挿入し、第1から第Nまでの配線基板のすべての通孔と、各々の配線基板間及び配線基板と基体等の基体との間に挿入した各々のブロックのすべての通孔とを配通する様な少なくとも2本以上の剛性棒を、前記すべての通孔に挿入し、その剛性棒の先端部を基体等の基体に固着せしめる事により、第1から第Nまでのマルチチップパッケージを支持固定せしめる事を特徴とするマルチチップパッケージの実装方法。

(2) 基体等の基体に支持固定された第1～第Nまでの各々のマルチチップパッケージの配線基板の電子的機能要素であるチップ部品塔端面と平行に配線基板の外向きに形成された前記各々の入出力端子の存在している位置と同一位置配線を有する入出力端子の大きさより多少大きめの通孔を有し、特定の回路機能を有すべく配線を形成したフレキシブル配線基板を形成し、該フレキシブル配線基板を第1～第Nのマルチチップパッケージの各々の入出力端子に挿入し、接続する事により、第1～第Nまでのマルチチップパッケージ相互間の電

(1)

-221-

(2)

電気的接続を形成する事を特徴とする前記特許請求の範囲第1項記載のマルチチップパッケージの実装方法。

(3) 前記多小電力性を有するブロックがブロック形状ではなく、前記配線基板のキャップ等の基板の周辺部に設けた少なくとも2ヶ所以上の通孔と同一位置にほぼ同一の大きさの通孔を設け、前記気密封止すべきキャップ等の基板の周辺を囲む様な環状構造を有する事を特徴とする前記特許請求の範囲第1項記載のマルチチップパッケージの実装方法。

3. 発明の詳細な説明

発明の属する技術分野

本発明は、配線基板上に複数個の電子的機能要素をチップ状態で実装し、全体を気密封止すべきキャップ等の基板を搭載したマルチチップパッケージの実装方法に関するものである。

従来技術とその問題点

近年、電子機器の小型、軽量化、高速化、高信頼性化の要求が著しく高まって来たり、それ等

例えばハンダ付けあるいはウェルディング等により支持固定されたキャップ等の基板1-2、及び配線基板1-1の周辺部に例えばハンダ付けあるいは銀ロウ付け等により形成された入出力端子1-3から構成されている。図に示して1-4は電子的機能要素であるICチップを、1-5は同じくコンデンサチップを示してあり、また1-6は、それ等のICチップ1-5と配線基板1-1との電気的接続を形成する例えば金線等のワイヤーを示している。この様なマルチチップパッケージを複数個使用して1つのシステムを形成するわけであるが、この様な場合、従来第2図(4)は平面図、(4)は側面図に示す如く所謂プリント配線基板2-1上に第1図に示すマルチチップパッケージの入出力端子1-3を折り曲げ成形し、その入出力端子2-3を前記プリント配線基板2-1のスキームホール内に挿入し、例えばハンダ付け2-5等で支持固定する事によりマルチチップパッケージを複数個プリント配線基板上に実装し、各々のマルチチップパッケージの電気的接続を形

成する事により1つのシステムを形成していたマルチチップパッケージとなった。5-1は配線基板、5-2は気密封止用のキャップ等の基板をそれぞれ示している。しかしながらこの図の方法では、形成すべき1つのシステムを組み立てるに際しては、配線基板5-1の平面的な面積が前記マルチチップパッケージ(第1図)を複数個搭載できる程の大きさの面積を有する場合は問題はないが、前記配線基板5-1の平面的な面積がマルチチップパッケージ(第1図)の平面的な面積とほぼ同等の面積に存在しない場合には、その基板等の基板内に前記マルチチップパッケージを実装する事は出来ず、また図に示すように形成された入出力端子5-3は、所定の各入出力端子に接続され、当該可動部(配線基板)をマルチチップパッケージに挿入し、支持固定し、電気的接続を有する平面と垂直な方向には、前記マルチチップパッケージの配線の基板1-2のAとする様な場合に於いて、本発明の発明の要旨を説明する。第3図は、本発明によるマルチチップパッケージの実装方法であり、3-1はそれらの前記、あるいはグリーンシートに金線パンナング等により通孔を形成し、その上に導体ペーストを印刷し、乾燥し、それ等のグリーンシートを複数枚重ねて配線基板3-1に重ね合わせ加圧した後、導体ペーストが同時に硬化する事に依り特定の回路機能を持たせる所謂シーチップを示す。またト横断面等により形成した高密度配線基板上に1-1のチップ部品、ICチップ等のチップ部品を複数個実装し、全体を付けるいは銀ロウ気密封止する所謂マルチチップパッケージに形成された入出力端子は本発明による技術が開発されつつある。

この様なマルチチップパッケージの外観構造は、第4図に示す如く高密度配線基板1-1(形成された少なくとも1ヶ所)の通孔を

成する事により1つのシステムを形成していたマルチチップパッケージとなった。5-1は配線基板、5-2は気密封止用のキャップ等の基板をそれぞれ示している。しかしながらこの図の方法では、形成すべき1つのシステムを組み立てるに際しては、配線基板5-1の平面的な面積が前記マルチチップパッケージ(第1図)を複数個搭載できる程の大きさの面積を有する場合は問題はないが、前記配線基板5-1の平面的な面積がマルチチップパッケージ(第1図)の平面的な面積とほぼ同等の面積に存在しない場合には、その基板等の基板内に前記マルチチップパッケージを実装する事は出来ず、また図に示すように形成された入出力端子5-3は、所定の各入出力端子に接続され、当該可動部(配線基板)をマルチチップパッケージに挿入し、支持固定し、電気的接続を有する平面と垂直な方向には、前記マルチチップパッケージの配線の基板1-2のAとする様な場合に於いて、本発明の発明の要旨を説明する。第3図は、本発明によるマルチチップパッケージの実装方法であり、3-1はそれらの前記、あるいはグリーンシートに金線パンナング等により通孔を形成し、その上に導体ペーストを印刷し、乾燥し、それ等のグリーンシートを複数枚重ねて配線基板3-1に重ね合わせ加圧した後、導体ペーストが同時に硬化する事に依り特定の回路機能を持たせる所謂シーチップを示す。またト横断面等により形成した高密度配線基板上に1-1のチップ部品、ICチップ等のチップ部品を複数個実装し、全体を付けるいは銀ロウ気密封止する所謂マルチチップパッケージに形成された入出力端子は本発明による技術が開発されつつある。

発明の目的

本発明はこの様な事情を考慮して成されたものであり、その目的とする所は、平面的な面積が小さい基板等の基板に効率的に数多くのマルチチップパッケージを実装する方法を提供する事にある。尚、本発明は前記基板等の基板の平面的な面積と垂直な方向には、前記マルチチップパッケージの配線の基板1-2のAとする様な場合に於いて、本発明の発明の要旨を説明する。第3図は、本発明によるマルチチップパッケージの実装方法であり、3-1はそれらの前記、あるいはグリーンシートに金線パンナング等により通孔を形成し、その上に導体ペーストを印刷し、乾燥し、それ等のグリーンシートを複数枚重ねて配線基板3-1に重ね合わせ加圧した後、導体ペーストが同時に硬化する事に依り特定の回路機能を持たせる所謂シーチップを示す。またト横断面等により形成した高密度配線基板上に1-1のチップ部品、ICチップ等のチップ部品を複数個実装し、全体を付けるいは銀ロウ気密封止する所謂マルチチップパッケージに形成された入出力端子は本発明による技術が開発されつつある。

に、より所定の固
定基板に、あるいは
ストと熱媒体ベース
した後、量元昇温固
定の回路接続を待た
ず、ストセラミック基板
に金型バンナング
に熱媒体ベースを
ーシートを導致後、
昇温固めて同時焼成
を待たせる所須るシ
高密度配線基板上に
複数個実装し、全体
チップパッケージン

パッケージの外観構造と、チップの基体3-2の周辺部の配線基板3-1に、高密度配線基板1-1が形成された少なくとも2ヶ所以上（図に示しては、配線基板1-1上の2ヶ所）の通孔を示している。第4図(4)は平面図、

システムを形成していたマルチチップパッケージを効果良く実装する事が
なされた。5-1はマルチチップパッケージの配線基板、5-2は気密封止すべく形成されたチップ等の基体、5-3はマルチチップパッ
クの入出力端子を示す。また5-8は前記金属
剛性体の先端を例えばボルト等によりネジ止
したその状態を示す。ここに於て、各々の第
一層N1にてのマルチチップパッケージの入出
力端子5-3の電気的接続の形成方法としては、
金属ワイヤ等を用いた接合事故を起こす事なく、
直接付けする事によって形成しても良いが、例
え可調成配線基板(フレキシブルプリント配線
基板)に於ては、はじめ各々のマルチチップパッ
クの入出力端子5-3の存在する位置に通孔を設
け、各々の入出力端子5-3間の配線を形成し
、該可調成配線基板(フレキシブルプリ
ント配線基板)をマルチチップパッケージの入出
力端子5-3に挿入し、ハンダ付け等の方法によ
り固定し、電気的接続を形成するとより容易
に、信頼性良く各々のマルチチップパッケージ

(b)は側面図)は、本発明による配線基板3-1を隔つける事のない様々な多少弾力性を有する例えばテフロン等の樹脂ブロックを示しており、その例えばテフロン等の樹脂ブロックには、前記配線基板3-1の周辺部に形成された通孔3-4とはほぼ同一サイズの通孔4-1が形成されている。第5図は本発明によるマルチチップパッケージ(第3図)を基板等の基体5-7に実装した実装方法を示す側面図である。すなわち第1のマルチチップパッケージから第Nのマルチチップパッケージの各々の間及び第Nのマルチチップパッケージと基板との間に、前記マルチチップパッケージの周辺部に設けた少なくとも2ヶ所以上の通孔3-4の存在する位置に前記例えばテフロン等の樹脂ブロック5-5の通孔4-1の位置を合わせ当該テフロン等の樹脂ブロック5-5(第4図)を挿入し、これ等の通孔、複数個の3-4及び4-1を完通する様々な例えば金属等の剛体棒5-6を挿入し、その先端をネジ止め等の方法にて基板等の基体5-7に支持固定する事により第1から第Nまでの

の入出力端子 5 - 3 間の電氣的接続が形成され得るであらう。

兎明の効果

本発明を採用する事により、平面的には小さな面積しか有さないが、それに垂直な方向にはある程度のスペースを有する立体等の基体に多数のマルチチップパッケージを効率的に非常に高密度に実装する事が可能と成った。

証明の変形例

尚、本発明の一実施例の図面による説明で、第4図の例えばテフロン等の樹脂ブロックは、第6図(ア)平面図、(イ)側面図)に示す如く、前記マルチチップパッケージの気密封止すべく形成されたキャップ等の基体の周囲を囲む様な環状構造としてもよい。但し通孔6-1は、マルチチップパッケージの配線基板の周辺部に設けた通孔と同一位置にほぼ同一サイズで形成する事が必要である。また、本発明のマルチチップパッケージの配線基板及び気密封止すべきキャップ等の基体は、十べて長方形にて説明して来たが、これは円形あるいは

1-3, 2-3, 3-3, 5-3... マルチチップパッケージの
入出力端子。

2-4... プリント配線基板。

3-4, 5-4... 本発明により形成されたマルチチップ
パッケージ用配線基板周辺の通孔。

5-6... 本発明による金属等の剛性体。

5-7... 基板等の基板。

代理人 弁理士 則 近 康 佑
(ほか1名)

本発明は、従来のマルチチップパッケージの場合、本発明を成
用するときに、その形状あるいは積層構造の基板等
の基板を有する場所にて、非常に高密度に効率よく
マルチチップパッケージを実現することが可能と成
化し、これにより電子機器の小型化に貢献する事を
可能ならしめる事ができた。

以下、図面の簡単な説明を、

第1図は従来のマルチチップパッケージの斜視
図、第2図(a)は従来のマルチチップパッケージ
の実装方法を示す図、第3図(a)は本発明による
マルチチップパッケージを説明するための図、第
4図(a)は本発明によるテフロン等の樹脂ブロッ
クを示す図、第5図は本発明によるマルチチップ
パッケージの実装方法を示す図、第6図は第4図
に示すテフロン等の樹脂ブロックの他の変形例を
示す図である。

図1... 2-1, 3-1, 5-1... アルミナセラミック等のマ
ルチチップ用高密度配線基板。

図2... 2-2, 3-2, 5-2... マルチチップパッケージの
気密封止用のガラス等の基板。

図3... 図1に示すマルチチップパッケージの

図4... 図1に示すマルチチップパッケージの

図5... 図1に示すマルチチップパッケージの

図6... 図1に示すマルチチップパッケージの

図7... 図1に示すマルチチップパッケージの

図8... 図1に示すマルチチップパッケージの

図9... 図1に示すマルチチップパッケージの

図10... 図1に示すマルチチップパッケージの

図11... 図1に示すマルチチップパッケージの

図12... 図1に示すマルチチップパッケージの

図13... 図1に示すマルチチップパッケージの

図14... 図1に示すマルチチップパッケージの

図15... 図1に示すマルチチップパッケージの

図16... 図1に示すマルチチップパッケージの

図17... 図1に示すマルチチップパッケージの

図18... 図1に示すマルチチップパッケージの

図19... 図1に示すマルチチップパッケージの

図20... 図1に示すマルチチップパッケージの

図21... 図1に示すマルチチップパッケージの

図22... 図1に示すマルチチップパッケージの

図23... 図1に示すマルチチップパッケージの

図24... 図1に示すマルチチップパッケージの

図25... 図1に示すマルチチップパッケージの


図26... 図1に示すマルチチップパッケージの

図27... 図1に示すマルチチップパッケージの


図28... 図1に示すマルチチップパッケージの

図29... 図1に示すマルチチップパッケージの




図30... 図1に示すマルチチップパッケージの



第 5 圖



第 6 圖



第 4 圖

